IPs 介绍

格兰菲构建了覆盖 3D Graphics、2D、GPGPU、张量计算、视频编解码及后处理、显示处理（PHY & Controller）、片上网络与数据压缩 等领域的完整 IP 体系，为图形渲染、通用计算、AI 加速、视频处理、显示输出与 SoC 集成提供核心能力支撑。

各类 IP 可独立部署，也可根据芯片架构、产品形态与应用场景进行灵活组合和一体化集成，帮助客户在不同芯片平台中实现高效适配、快速集成与差异化设计。

基于自研可控的底层硬件架构、系统调度与资源管理能力，格兰菲在 IP 体系内部统一数据格式、布局规范与通信协议，并融合一致的压缩机制与安全策略。通过架构级协同优化，IP 之间的数据流转、通信路径与资源调度得以高效贯通，从系统层面持续提升带宽利用率与数据交换效率，降低运行开销与集成复杂度。

依托持续演进的软硬件协同能力，格兰菲为客户提供定制化 IP 与可扩展的芯片级解决方案，助力产品在性能、功耗与面积等关键指标上实现更优平衡。

可配置 DPU & PHY IP

显示接口 · 内容保护 · 多屏输出 · 低功耗 · PHY 接口

面向显示输出与传输的可配置 DPU IP 平台，集成主流显示接口、内容保护、低功耗技术与 PHY 接口 IP，支持多屏、多层、高清高刷及低延迟传输，助力客户快速量产与系统集成。

多屏多层输出

1-4 屏每屏多层叠加
支持高分辨率与高刷新率

应用场景

高清显示设备
多媒体处理芯片
视频输出 · 接收场景
云游戏 · 云桌面 · 会议系统

低功耗技术

PSR · PSR2 · VRR
节能优化

PHY 接口 IP

DP · HDMI Tx
MIPI D-PHY · C-PHY Rx

输出拓扑

DPU Display Pipeline 输出拓扑

多目标优化

(功耗 · 面积 · 延迟)

Pareto Front 帕累托前沿

在功耗、面积和延迟之间寻求最优平衡，满足不同场景的设计需求。

关键性能

(可配置)

最高分辨率

8192 X 2160

@6OHz

可输出设备数

1 或 2 或 3 或 4

每路输出的图层数

1 或 2 或 3 或 4

低功耗技术

(可配置)

PSR · PSR2 · VRR

显示接口

(可配置)

DP · eDP1.4

可协助客户通过 CTS 认证

HDMI 2.1

可协助客户通过 CTS 认证

CRT (VGA)

传统显示器支持

USB Type-C

DP Alt Mode支持

输入数据格式

(可配置)

  • VGA mode
  • RGB8
  • RGB565
  • ARGB8888
  • ARGB2101010
  • YUY2
  • UYVY
  • NV12
  • P010
  • FP16

内容保护

HDCP 1.4 · HDCP 2.3

可协助客户通过 CTS 认证

显示流压缩 (DSC)

开 · 关

其他功能

(可配置)

内存数据解压缩
Page Table
HDR
CSC
Upscaling
Writeback